h1_key

當(dāng)前位置:首頁 >新聞資訊 > 技術(shù)文章>運(yùn)算放大器原理和參數(shù)
運(yùn)算放大器原理和參數(shù)
2023-03-23 1571次

運(yùn)算放大器的出現(xiàn),大大降低了硬件模擬前端電路設(shè)計(jì)的難度。但是對(duì)于高精度的模擬信號(hào)處理電路中,用好運(yùn)放也不是一件容易的事,更不用說壓著最低的物料成本設(shè)計(jì)出符合系統(tǒng)要求的運(yùn)放電路了。高端的電路往往蘊(yùn)含著簡(jiǎn)單的設(shè)計(jì)邏輯,用好運(yùn)算放大器我們還是得從運(yùn)放的基本原理開始。當(dāng)然,本文也不會(huì)從最基礎(chǔ)的晶體管講起,默認(rèn)聰明的你已經(jīng)有一定的模電的基礎(chǔ)。



1、運(yùn)放的基本結(jié)構(gòu)

在進(jìn)行運(yùn)放的參數(shù)比較之前,我們有必要對(duì)運(yùn)放的基本結(jié)構(gòu)有一定的了解。如圖1-1,是通用運(yùn)放LM2904 的內(nèi)部結(jié)構(gòu)簡(jiǎn)圖:

輸入級(jí)兩組PNP串聯(lián),提高運(yùn)放的輸入阻抗,減小運(yùn)放的偏置電流;

鏡像恒流源控制兩個(gè)下管NPN的集電極電流相等,這也是運(yùn)放調(diào)節(jié)功能的關(guān)鍵;

中間級(jí)為運(yùn)放的放大級(jí),運(yùn)放的開環(huán)增益主要在這里獲得;

如果IN+=IN-,那么恒流源的兩個(gè)NPN電流相等,從中間級(jí)抽走的電流為零;

通過內(nèi)部電流源的配置,可以使OUT 和“虛擬地”等電位;

輸出級(jí)一般設(shè)計(jì)為推挽形式,提高運(yùn)放輸出的負(fù)載能力;

補(bǔ)償電容的作用是對(duì)運(yùn)放的輸出和輸入之間的相位差進(jìn)行補(bǔ)償,抑制在使用過程中可能發(fā)生的震蕩;

這里需要注意的是,由于LM2904成本比較低廉,在輸入級(jí)之后直接到達(dá)中間級(jí)。一般運(yùn)放(比如經(jīng)典的741運(yùn)放),會(huì)在輸入級(jí)和放大級(jí)之間增加一級(jí)差動(dòng)放大電路,進(jìn)一步提高電路的共模抑制比。


 

1-1 LM2904 內(nèi)部功能簡(jiǎn)圖

 

 

2、運(yùn)放的參數(shù)解讀

2.1 工作范圍

運(yùn)放的工作范圍主要定義了運(yùn)放對(duì)外的接口電路能夠承受的電壓范圍和芯片能夠工作的溫度范圍,屬于運(yùn)放本身的硬件特性和內(nèi)部晶體管的設(shè)計(jì)參數(shù)息息相關(guān)。我們?cè)谑褂眠\(yùn)放的時(shí)候要特別注意運(yùn)放是否始終都保持在允許的工作范圍,防止引起運(yùn)放的失效。

本文列舉了LM2904 數(shù)據(jù)手冊(cè)中常規(guī)的運(yùn)放工作范圍,如圖2-1,圖2-2:

 

2-1 LM2904 運(yùn)放參數(shù)1

 

2-2 LM2904 運(yùn)放參數(shù)2

2.2 電氣參數(shù)

本文列舉了LM2904 數(shù)據(jù)手冊(cè)中常規(guī)的運(yùn)放參數(shù)進(jìn)行解釋,如圖2-3,圖2-4:

 

2-3 LM2904基本電氣參數(shù)1


 

2-4 LM2904基本電氣參數(shù)2

 

 

2.2.1 失調(diào)電壓(offset voltage)

理想的運(yùn)放如果將輸入的同相端VIN+和輸入的反相端VIN-短接,那么輸出應(yīng)該為零。實(shí)際上由于運(yùn)放在制造過程中晶體管的差異很難做到完全的對(duì)稱,因此輸出不能為零,會(huì)在輸入端等效一個(gè)小小的電壓源疊加在正常的信號(hào)之上。這個(gè)電壓稱為失調(diào)電壓VIO=-(Vo|Vi=0)/Avo,其中Avo是運(yùn)放的開環(huán)增益。

好在,這個(gè)電壓屬于固定偏置,我們可以通過“調(diào)零”的方式對(duì)它進(jìn)行消除。常用的調(diào)零方式主要有兩種:手動(dòng)調(diào)零和程控調(diào)零。手動(dòng)調(diào)零就是在外部引入一個(gè)疊加電壓去抵消運(yùn)放原有的失調(diào)電壓,如圖2-5;而程控調(diào)零就比較智能化了,在同相端和反相端設(shè)置一個(gè)開關(guān),當(dāng)開關(guān)關(guān)閉獲得輸出的失調(diào)電壓,ADC在采集的時(shí)候直接將這個(gè)直流偏置給減掉,以達(dá)到電壓“調(diào)零”的目的。

失調(diào)電壓會(huì)隨著溫度產(chǎn)生漂移,數(shù)據(jù)手冊(cè)中也會(huì)給出輸入失調(diào)電壓的溫漂參數(shù)dVOS/dT。也就是說失調(diào)電壓也不是固定的,還會(huì)隨著溫度的變化而變化。關(guān)于這個(gè)參數(shù)這里引申一下,我們?cè)谶M(jìn)行小信號(hào)/微小信號(hào)的放大處理時(shí),要特別注意輸入端PCB的焊接和環(huán)路的處理。電阻引腳和PCB以及他們之間的焊錫屬于不同的材料連接到一起,這里會(huì)在不同材料的連接處產(chǎn)生“熱電偶”效應(yīng),這個(gè)小信號(hào)同樣會(huì)引入到運(yùn)放電路里面形成等效的“輸入失調(diào)電壓”。好在一般電阻都是兩個(gè)焊點(diǎn),這兩個(gè)焊點(diǎn)之間的電壓能夠相互抵消,只要我們環(huán)路做得足夠小。


 

2-5 反相端的失調(diào)電壓補(bǔ)償

 

 

2.2.2 共模電壓(VCM)和共模抑制比(CMRR)

雖然運(yùn)放屬于差動(dòng)放大電路,理論上共模電壓會(huì)相互抵消。但是,共模電壓會(huì)影響運(yùn)放的靜態(tài)工作點(diǎn),尤其是在工模電壓靠近電源軌(VCC+和VCC-)的時(shí)候運(yùn)放內(nèi)部的晶體管將由線性區(qū)進(jìn)入非線區(qū),引起電路功能的失常。這就是為什么很多低壓應(yīng)用的運(yùn)放需要設(shè)計(jì)為“軌致軌”(Rail-to-Rail)的原因,也即是盡可能把線性工作區(qū)往電源軌的方向推。雖然很多運(yùn)放是號(hào)稱“軌致軌”,但是我們?cè)趹?yīng)用的時(shí)候,還是不能忽略共模電壓這個(gè)重要的參數(shù),盡量讓運(yùn)放工作在規(guī)定VCM的下方,留有一定的線性區(qū)余量。

共模抑制比(CMRR)屬于運(yùn)放對(duì)共模信號(hào)抑制的一個(gè)能力,這個(gè)參數(shù)越大運(yùn)放防止共模干擾的能力越強(qiáng)。同時(shí),工模抑制比隨著頻率的升高而下降,我們?cè)谧龈哳l模擬前端電路的時(shí)候要特別關(guān)注這個(gè)參數(shù)。

 

2-6 CMRR 和頻率的關(guān)系

 

2.2.3 偏置電流(bais current)和失調(diào)電流(offset current)

運(yùn)放的偏置電流其實(shí)我更傾向于叫它輸入靜態(tài)電流,因?yàn)?/span>BJT集成運(yùn)放的輸入端是差分對(duì)管的基極,運(yùn)放需要正常工作必須有一個(gè)靜態(tài)工作點(diǎn),使得運(yùn)放的晶體管進(jìn)入線性區(qū)。如圖2-7,偏置電流IIB=((Ib+)+(Ib-))/2=5pA,這個(gè)電流會(huì)影響運(yùn)放的輸入阻抗特性;失調(diào)電流IOS=((Ib+)-(Ib-))=4pA。我們知道一個(gè)優(yōu)秀的運(yùn)放,應(yīng)該輸入阻抗表現(xiàn)出無窮大;但是,信號(hào)源到運(yùn)放輸入端總是存在等效阻抗的,如果不進(jìn)行阻抗的補(bǔ)償,那么會(huì)引起輸出的漂移。

 

2-7 偏置電流和失調(diào)電流的定義

 

 

如圖2-8,我們看一下這個(gè)隔離運(yùn)放的前端。這個(gè)電路用于電壓采樣,如果直接將VINP和VINN直接接到采樣電阻R3的兩端,那么即使HV電壓為零,偏置電流IIB也會(huì)在R3上產(chǎn)生一個(gè)電壓,這個(gè)電壓會(huì)引入到差分運(yùn)放的輸入。那么為了補(bǔ)償?shù)暨@個(gè)偏置電流的影響,我們就需要在實(shí)際應(yīng)用中設(shè)置一個(gè)R3'=R3的補(bǔ)償電阻,這樣IIB'同樣會(huì)流過R3',獲得相同的電壓從而使VINP=VINN。

2-8 運(yùn)放偏置電流的補(bǔ)償

 

 

失調(diào)電流和失調(diào)電壓類似,如果說偏置電流是共模干擾,我們可以通過阻抗匹配進(jìn)行抵消。那么失調(diào)電流就屬于對(duì)管不對(duì)稱引入的差模信號(hào)了,這個(gè)差模電流會(huì)在信號(hào)源內(nèi)阻上產(chǎn)生輸入電壓,破壞運(yùn)放的平衡。同樣,失調(diào)電流也會(huì)受到溫度的影響而漂移,這里也有一個(gè)參數(shù)用于描述溫度對(duì)失調(diào)電流的影響dIIO/dT。


2.2.4 噪聲水平(Noise)

噪聲信號(hào)屬于隨即信號(hào),這是器件的工藝水平所決定的。一般晶體管的噪聲有:熱噪聲、散粒噪聲、閃礫噪聲。噪聲的水平用噪聲電壓密度進(jìn)行衡量,單位為nV/sqrt(Hz)。這是對(duì)器件噪聲水平的衡量指標(biāo),如果對(duì)整個(gè)放大電路進(jìn)行評(píng)估,可以使用信噪比進(jìn)行衡量。


2.2.5 輸入阻抗和輸出阻抗

輸入阻抗用是衡量一個(gè)運(yùn)放“虛短虛斷”能力的一個(gè)指標(biāo),我們希望盡可能提高輸入阻抗,這樣對(duì)信號(hào)源的輸出阻抗要求就沒有那么高,降低運(yùn)放對(duì)輸入信號(hào)的衰減影響。

輸出阻抗則是用來衡量運(yùn)放驅(qū)動(dòng)能力的一個(gè)指標(biāo),輸出的阻抗我們希望越小越好,阻抗越小輸出能力越強(qiáng)。應(yīng)用運(yùn)放的輸出能力,我們可以構(gòu)建設(shè)計(jì)跟隨器,來提高信號(hào)的驅(qū)動(dòng)能力。

 

2-9 電壓跟隨電路

 

2.2.6 開環(huán)增益

開環(huán)增益決定了運(yùn)放的放大能力,同樣也決定了負(fù)反饋放大電路中反饋的深度。開環(huán)增益越大,放大電路的反饋深度能夠做得越深,那么動(dòng)態(tài)響應(yīng)的性能就越好。但是過高的開環(huán)增益可能會(huì)導(dǎo)致反饋環(huán)路的不穩(wěn)定甚至震蕩,需要我們?cè)陔娐吩O(shè)計(jì)中特別小心超高開環(huán)增益運(yùn)放的使用。在負(fù)反饋電路中,常常使用的一個(gè)小技巧,通過在輸出和反相端接入一個(gè)3~10pf的電容來補(bǔ)償運(yùn)放的相位,防止輸出出現(xiàn)震蕩,注意這可不是積分電路哦!

 

 

2-10 負(fù)反饋的相位補(bǔ)償

2.2.7 頻率響應(yīng)

在頻率特性參數(shù)里面,最重要的就是帶寬增益積(GBW)和壓擺率(SR)。開環(huán)增益參數(shù)體現(xiàn)的是運(yùn)放的直流輸出特性,隨著頻率的升高,內(nèi)部的晶體管結(jié)電容的存在會(huì)影響運(yùn)放的增益和相位。簡(jiǎn)單來看,帶寬和增益的積是一個(gè)固定值(其實(shí)是粗略的等效)。一般我們定義Gain=1的帶寬增益積,這樣我們可以快速評(píng)估,在特定頻率下的反饋深度(開環(huán)增益Avo)。實(shí)際精確的頻率響應(yīng),我們還是要參考帶寬增益曲線,如圖2-11。

 

2-11 開環(huán)增益和相位隨頻率變化

 

壓擺率反應(yīng)的是運(yùn)放的“開關(guān)”響應(yīng)速度,當(dāng)運(yùn)放的信號(hào)達(dá)到的壓擺率的邊緣,那么運(yùn)放一定已經(jīng)不是工作在線性區(qū)了。要么由線性區(qū)進(jìn)入飽和區(qū),要么由飽和區(qū)進(jìn)入線性區(qū)。

舉個(gè)例子,一般我們常常采用運(yùn)放構(gòu)造PI調(diào)節(jié)器。如圖2-12,如果反饋的信號(hào)一直沒有達(dá)到參考ref,誤差信號(hào)就會(huì)在積分器輸出累計(jì),導(dǎo)致輸出偏向電源軌(可能正偏也可能反偏),最終PWM-Duty達(dá)到最大,積分器進(jìn)入飽和。那么在這個(gè)時(shí)候,如果將ref 調(diào)小,PWM-Duty能夠達(dá)到輸出要求,運(yùn)放并不能馬上進(jìn)入負(fù)反饋,而是沿著壓擺率(最快的速度)退出飽和。退飽和到反饋調(diào)節(jié),響應(yīng)速度可能是不如在線性區(qū)的開環(huán)增益大(響應(yīng)速度快),這就是壓擺率在環(huán)路響應(yīng)中的意義。

 

2-12 運(yùn)放構(gòu)造的積分電路

 


2-13 壓擺率的測(cè)試波形

 

  • XILINX賽靈思 XC7K160T-2FBG484E
  • 賽靈思(XILINX)作為行業(yè)的領(lǐng)軍企業(yè),其推出的 XC7K160T-2FBG484E 更是一款備受矚目的產(chǎn)品。XC7K160T-2FBG484E 屬于賽靈思 7 系列 FPGA(現(xiàn)場(chǎng)可編程門陣列),具有強(qiáng)大的性能和豐富的功能。
    2024-09-25 173次
  • XILINX賽靈思 XCKU085-2FLVA1517E
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯器件供應(yīng)商,其推出的 XCKU085-2FLVA1517E 以卓越的性能和豐富的功能,成為眾多電子工程師和設(shè)計(jì)師的首選。XCKU085-2FLVA1517E 屬于賽靈思 UltraScale 架構(gòu)系列產(chǎn)品,采用先進(jìn)的 20 納米工藝技術(shù)制造。這一工藝不僅帶來了更高的性能,還實(shí)現(xiàn)了更低的功耗,為各種復(fù)雜的電子系統(tǒng)設(shè)計(jì)提供了理想的解決方案。
    2024-09-25 153次
  • XILINX賽靈思 XCKU060-1FFVA1517C
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯解決方案供應(yīng)商,其 XCKU060-1FFVA1517C 更是一款備受矚目的產(chǎn)品。XCKU060-1FFVA1517C 屬于賽靈思 UltraScale 架構(gòu)系列,采用了先進(jìn)的 16 納米 FinFET 工藝技術(shù)。這一工藝帶來了諸多優(yōu)勢(shì),如更高的性能、更低的功耗以及更小的芯片尺寸。
    2024-09-25 161次
  • XILINX賽靈思 XCKU060-2FFVA1517E
  • 賽靈思(XILINX)作為行業(yè)的領(lǐng)軍企業(yè),其推出的 XCKU060-2FFVA1517E 更是一款備受矚目的產(chǎn)品。XCKU060-2FFVA1517E 屬于賽靈思 UltraScale 架構(gòu)系列的 FPGA(現(xiàn)場(chǎng)可編程門陣列)。它融合了先進(jìn)的技術(shù)和強(qiáng)大的性能,為各種復(fù)雜的應(yīng)用場(chǎng)景提供了高度靈活且可靠的解決方案。
    2024-09-25 139次
  • XILINX賽靈思 XC7Z035-3FFG676E
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯解決方案供應(yīng)商,其 XC7Z035-3FFG676E 更是一款備受矚目的產(chǎn)品。XC7Z035-3FFG676E 屬于賽靈思 Zynq - 7000 系列,該系列將處理器系統(tǒng)(PS)和可編程邏輯(PL)完美結(jié)合,為用戶提供了高度靈活的解決方案。這款器件采用了先進(jìn)的 28 納米工藝技術(shù),在性能、功耗和成本之間實(shí)現(xiàn)了出色的平衡。
    2024-09-25 143次

    萬聯(lián)芯微信公眾號(hào)

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺(tái)
    關(guān)注公眾號(hào),優(yōu)惠活動(dòng)早知道!
    10s
    溫馨提示:
    訂單商品問題請(qǐng)移至我的售后服務(wù)提交售后申請(qǐng),其他需投訴問題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部