h1_key

  FPGA/ASIC中的FIFO

  FIFO緩沖區(qū)如何用于傳輸數(shù)據(jù)和跨時(shí)鐘域

  縮寫(xiě)FIFO代表 First In First Out。FIFO在FPGA和ASIC設(shè)計(jì)中無(wú)處不在，它們是基本的構(gòu)建模塊之一。而且它們非常方便!FIFO可用于以下任何目的：

  ●跨時(shí)鐘域

  ●在將數(shù)據(jù)發(fā)送到芯片外之前將其緩沖(例如，發(fā)送到DRAM或SRAM)

  ●緩沖數(shù)據(jù)以供軟件在以后查看

●存儲(chǔ)數(shù)據(jù)以備后用

  FIFO可以認(rèn)為是汽車可以駛過(guò)的單向隧道。隧道的盡頭是一個(gè)帶門(mén)的收費(fèi)站。門(mén)一旦打開(kāi)，汽車便可以離開(kāi)隧道。如果那扇門(mén)從未打開(kāi)，而更多的汽車?yán)^續(xù)進(jìn)入隧道，那么最終隧道將充滿汽車。這稱為FIFO溢出，通常這不是一件好事。FIFO的深度可以認(rèn)為是隧道的長(zhǎng)度。FIFO越深，在溢出之前可以容納更多的數(shù)據(jù)。FIFO也具有寬度，該寬度表示進(jìn)入FIFO的數(shù)據(jù)的寬度(以位數(shù)為單位)。下面是任何FIFO基本接口的圖像。當(dāng)您查看任何FIFO時(shí)，總是會(huì)找到這些信號(hào)。通常，會(huì)有更多的信號(hào)添加其他功能，例如FIFO中的字?jǐn)?shù)計(jì)數(shù)。參見(jiàn)下圖：

  基礎(chǔ)FIFO

  FIFO可以分為寫(xiě)一側(cè)和讀一側(cè)。寫(xiě)入一側(cè)具有信號(hào)“寫(xiě)入使能wr_en”，“寫(xiě)入數(shù)據(jù)wr_data”和“ FIFO已滿fifo_full”。設(shè)計(jì)人員切勿寫(xiě)入已滿的FIFO!始終檢查FIFO已滿標(biāo)志，以確保有空間可以寫(xiě)入另一條數(shù)據(jù)，否則您將丟失該數(shù)據(jù)。

  讀取的一側(cè)具有信號(hào)“讀取使能rd_en”，“讀取數(shù)據(jù)rd_data”和“ FIFO空f(shuō)ifo_empty”。設(shè)計(jì)人員切勿讀取空的FIFO!只要您遵循這兩個(gè)基本規(guī)則，您和FIFO就會(huì)相處融洽。我再說(shuō)一遍，因?yàn)樗鼈兪侨绱酥匾?/span>

  FIFO的兩個(gè)規(guī)則：

  ●永遠(yuǎn)不要寫(xiě)入完整的FIFO(溢出)

  ●永遠(yuǎn)不要從空的FIFO中讀取(下溢)

FIFO本身可以由FPGA或ASIC內(nèi)的專用邏輯組成，也可以由觸發(fā)器(分布式寄存器)創(chuàng)建。綜合工具將使用這兩種工具中的哪一種完全取決于您使用的FPGA供應(yīng)商以及代碼的結(jié)構(gòu)。只需知道，當(dāng)您使用專用邏輯塊時(shí)，與使用基于寄存器的FIFO相比，它們具有更好的性能。FIFO是FPGA設(shè)計(jì)人員的基本構(gòu)建模塊之一，對(duì)于正確理解和正確使用至關(guān)重要!

  同步FIFO的設(shè)計(jì)

  為了簡(jiǎn)單起見(jiàn)，先設(shè)計(jì)一個(gè)同步FIFO，僅帶有空滿標(biāo)志。在給出同步FIFO設(shè)計(jì)之前，有必要說(shuō)說(shuō)同步FIFO的原理，同步FIFO的設(shè)計(jì)很有必要，它是通往異步FIFO的基礎(chǔ)，同步FIFO中的所有原理都理解了，異步FIFO中和同步FIFO相同的東西就不必再費(fèi)心思思考了，而是直接進(jìn)入重點(diǎn)，如何控制空滿!

  FIFO是先進(jìn)先出的首字母縮寫(xiě)，它描述了如何相對(duì)于時(shí)間或優(yōu)先級(jí)管理數(shù)據(jù)。在這種情況下，到達(dá)的第一個(gè)數(shù)據(jù)也將是從一組數(shù)據(jù)中離開(kāi)的第一個(gè)數(shù)據(jù)。FIFO緩沖區(qū)是一種讀/寫(xiě)存儲(chǔ)陣列，可自動(dòng)跟蹤數(shù)據(jù)進(jìn)入模塊的順序并以相同順序讀出數(shù)據(jù)。在硬件中，F(xiàn)IFO緩沖區(qū)用于同步目的。 它通常實(shí)現(xiàn)為循環(huán)隊(duì)列，并具有兩個(gè)指針：

  ●讀指針/讀地址寄存器

  ●寫(xiě)指針/寫(xiě)地址寄存器

  讀寫(xiě)地址最初都位于第一個(gè)存儲(chǔ)器位置，并且FIFO隊(duì)列為空。當(dāng)FIFO緩沖區(qū)的讀地址和寫(xiě)地址之間的差等于內(nèi)存陣列的大小時(shí)，則FIFO隊(duì)列為Full(對(duì)于異步FIFO而言，可以設(shè)計(jì)多一位地址表示讀指針以及寫(xiě)指針)。

  FIFO可以分為同步時(shí)鐘還是異步時(shí)鐘，具體取決于是相同時(shí)鐘(同步)還是不同時(shí)鐘(異步)控制讀寫(xiě)操作。

  同步FIFO是指FIFO設(shè)計(jì)，其中使用時(shí)鐘信號(hào)將數(shù)據(jù)值順序?qū)懭氪鎯?chǔ)陣列，并使用相同的時(shí)鐘信號(hào)從存儲(chǔ)陣列順序讀出數(shù)據(jù)值。圖1顯示了典型FIFO的操作流程。

再看一幅圖：

從這幅圖中我們可以得到如下信息：

  ●寫(xiě)指針WP總是指向下一個(gè)時(shí)鐘要寫(xiě)的地址;

  ●讀指針RP總是指向下一個(gè)時(shí)鐘要讀的地址;

  ●讀指針等于寫(xiě)指針的時(shí)候有可能為空，有可能為滿。