h1_key

PCI-Express(PCIe)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，主要用于擴(kuò)充計(jì)算機(jī)系統(tǒng)總線數(shù)據(jù)吞吐量以及提高設(shè)備通信速度。目前服務(wù)器等應(yīng)用已集成越來越多的PCIe終端，矽力杰新一代高性能PCIe時(shí)鐘緩沖器SQ82100可以為系統(tǒng)提供20路超低附加抖動(dòng)的LP-HCSL參考時(shí)鐘，能夠簡化系統(tǒng)布局，進(jìn)一步提高終端系統(tǒng)性能和集成度。

  PCIe接口

  PCIe接口常用于服務(wù)器和高性能計(jì)算系統(tǒng)的高速數(shù)據(jù)接口，經(jīng)過多年發(fā)展，PCIe接口已經(jīng)從PCIe Gen1(2.5GT/s)演進(jìn)到如今的PCIe Gen6(64GT/s)，在個(gè)人計(jì)算機(jī)，服務(wù)器，工作站，輔助駕駛等電子設(shè)備終端中被廣泛應(yīng)用。

  PCIe接口的參考時(shí)鐘為100MHz的差分 HCSL/LP-HCSL 電平信號。最為常用和可靠的時(shí)鐘架構(gòu)是Common Clock Architecture (CC)，即使用單一的時(shí)鐘緩沖器為多個(gè)PCIe終端設(shè)備提供點(diǎn)對點(diǎn)的參考時(shí)鐘，如下圖為服務(wù)器的主板上的PCIe接口。

矽力杰多通道時(shí)鐘緩沖器方案

矽力杰新一代時(shí)鐘緩沖器SQ82100提供20路超低附加抖動(dòng)的LP-HCSL參考時(shí)鐘，輸出差分阻抗為85Ω。SQ82100高集成的輸出端口可以節(jié)省外部匹配的80個(gè)終端電阻從而優(yōu)化PCB布局。內(nèi)部集成OE，SMBus以及3線SBI (Side Band Interface) 功能以方便控制打開或關(guān)閉任何通道，調(diào)節(jié)輸出信號幅度、阻抗及默認(rèn)下電電平。

  SQ82100高性能20路PCIe時(shí)鐘緩沖器

  ◆ 20路低功耗推挽式LP-HCSL PCIe 85Ω差分輸出時(shí)鐘

  ◆ 滿足Intel DB2000QL指標(biāo)要求

  ◆ 差分輸出時(shí)鐘附加抖動(dòng):

    ? DB2000QL<30fs RMS

    ? PCIe Gen4 <30fs RMS

    ? PCIe Gen5 <20fs RMS

    ? PCIe Gen6 <10fs RMS

  ◆ 輸出頻率范圍: 1MHz to 400MHz

  ◆ 3.3V供電，典型功耗600mW

  ◆ 內(nèi)部集成LDO

  ◆ 通道間Skew<50ps

  ◆ SMBus接口和SBI接口

  ◆ 8個(gè)OE控制引腳

  ◆ 允許掉電情況下數(shù)字引腳有輸入信號(PDT), 確保在異常系統(tǒng)條件下的器件得到保護(hù)

  ◆ 可選的SMBus地址允許同時(shí)使用多個(gè)器件

  ◆ 緊湊型封裝: AQFN6x6-80

  性能優(yōu)勢

  超低附加抖動(dòng)

  隨著數(shù)據(jù)傳輸速率要求不斷提高，為了保證系統(tǒng)無碼傳輸，PCIe高速接口對參考時(shí)鐘的RMS抖動(dòng)指標(biāo)要求愈加苛刻，最新的PCIe Gen6要求100MHz參數(shù)時(shí)鐘在協(xié)議規(guī)定的積分帶寬內(nèi)低于100fs RMS的時(shí)鐘抖動(dòng)。PCIe接口對參考時(shí)鐘的指標(biāo)要求如下：

  SQ82100 的超低附加抖動(dòng)遠(yuǎn)超PCIe Gen5.0, Gen6.0的性能指標(biāo)要求，能夠有效簡化PCIe系統(tǒng)設(shè)計(jì)，為系統(tǒng)設(shè)計(jì)提供更多的設(shè)計(jì)余量。

  下圖為SQ82100附加抖動(dòng)測試：時(shí)鐘頻率122.88MHz，附加抖動(dòng)測試值為48fs。

  通道間skew<50ps

  通道間skew將影響各PCIe終端之間的時(shí)鐘同步，甚至限制系統(tǒng)速率和PCIe速率。SQ82100通道間skew<50ps,實(shí)現(xiàn)了20路輸出時(shí)鐘的精確同步，可保證PCIe系統(tǒng)正常工作，充分發(fā)揮PCIe Gen5.0, Gen6.0傳輸速率。