h1_key

EPM1270T144C5N

一、EPM1270T144C5N介紹

  廠商型號：EPM1270T144C5N

  品牌名稱：INTEL(英特爾)

  元件類別：CPLD復雜可編程邏輯器件

  封裝規(guī)格：TQFP-144_20x20x05P

  型號介紹： 基于行和列的架構自定義邏輯

二、EPM1270T144C5N概述

  MAX®II設備包含一個二維的基于行和列的架構來實現(xiàn)自定義邏輯。列和行互連提供邏輯陣列塊之間的信號互連(LABs)。邏輯陣列由LAB組成，每個LAB包含10個邏輯元件(LEs)。LE是一個小的邏輯單元，提供用戶邏輯功能的有效實現(xiàn)。實驗室在整個設備上被分組成行和列。MultiTrack?互連提供實驗室之間的快速粒度定時延遲。與全局路由互連結構相比，LEs之間的快速路由為添加的邏輯級別提供了最小的定時延遲。MAX II設備I/O引腳由位于設備外圍LAB行和列末端的I/O元件(IOE)提供。每個IOE包含一個雙向I/O緩沖區(qū)，具有一些高級功能。I/O引腳支持Schmitt觸發(fā)輸入和各種單端標準，如66-MHz, 32位PCI和LVTTL。MAX II設備提供全球時鐘網(wǎng)絡。全球時鐘網(wǎng)絡由四個驅動整個設備的全球時鐘線組成，為設備內(nèi)的所有資源提供時鐘。全局時鐘線也可用于控制信號，如清除，預置，或輸出啟用。

  MAX®II系列瞬變非易失性cpld基于0.18 μ m, 6層金屬閃光過程，密度從240到2210邏輯元件(LEs)(128到2210等效宏單元)和8 Kbits的非易失性存儲。與其他CPLD架構相比，MAX II器件提供了高I/O計數(shù)、快速性能和可靠的匹配。MAX II設備具有MultiVolt?核心、用戶閃存(UFM)塊和增強的系統(tǒng)內(nèi)可編程性(ISP)，旨在降低成本和功耗，同時為總線橋接、I/O擴展、上電復位(POR)和排序控制以及設備配置控制等應用提供可編程解決方案。

  特點：

  低成本、低功耗CPLD

  ●即時性、非易失性架構

  ●待機電流低至2ma

  ●提供快速傳播延遲和時鐘到輸出時間

  ●提供四個全局時鐘，每個邏輯陣列有兩個時鐘可用

  塊(實驗室)

  非易失性存儲的UFM塊高達8 Kbits

  ●多伏特核心使外部電源電壓的裝置

  3.3 V/2.5 V或1.8 V

  ●多伏特I/O接口，支持3.3 v、2.5 v、1.8 v、1.5 v邏輯

  水平

  ●總線友好的架構，包括可編程的轉換速率，驅動器

  強度，總線保持，和可編程上拉電阻

  ●Schmitt觸發(fā)允許噪音容忍輸入(每個可編程

  銷)

  ●完全符合外設組件互連專用

  興趣小組(PCI SIG) PCI本地總線規(guī)范，版本2.2

  3.3-V工作在66 MHz

  ●支持hot-socketing

  ●內(nèi)置聯(lián)合測試行動組(JTAG)邊界掃描測試(BST)

  電路符合IEEE標準1149.1-1990

  ●ISP電路符合IEEE標準1532

三、EPM1270T144C5N中文參數(shù)/資料

系列：MAX® II

  封裝：144-LQFP

  包裝：托盤

  可編程類型：系統(tǒng)內(nèi)可編程

  延遲時間 tpd(1) 最大值：6.2 ns

  供電電壓 - 內(nèi)部：2.5V，3.3V

  邏輯元件/塊數(shù)：1270

  宏單元數(shù)：980

  I/O 數(shù)：116

  工作溫度：0°C ~ 85°C(TJ)

四、EPM1270T144C5N引腳圖、原理圖、料號解釋

EPM1270T144C5N引腳圖

EPM1270T144C5N電路圖(原理圖)

EPM1270T144C5N料號解釋