h1_key

  1.從性能角度看，DDR5 為什么至關(guān)重要?因?yàn)樾枰捎眯碌膬?nèi)存架構(gòu)來(lái)滿足下一代的單個(gè)內(nèi)核帶寬需求。

  2.我們期望看到 DDR5 在性能方面有哪些提升?在 4800MT/s 的初始級(jí)數(shù)據(jù)速率下，有效帶寬將躍升為 DDR4 的 1.87 倍。

  3.DDR5 是否具有可靠的擴(kuò)展能力?是的，要繼續(xù)縮小工藝節(jié)點(diǎn)，進(jìn)一步提高單個(gè)顆粒的密度，就需要改變體系結(jié)構(gòu)。

  4.DDR5 何時(shí)上市? DDR5 將在 2021 年推出，當(dāng)然越早越好!

  在本篇博文中，我將更詳細(xì)地討論 DDR5 的一些特性，正是這些特性實(shí)現(xiàn)了前文介紹的性能提高和擴(kuò)展能力。然而，改進(jìn)并不僅以新特性的形式出現(xiàn)。在某些情況下，與前幾代 DRAM架構(gòu)相比，僅僅是對(duì) DDR5 的優(yōu)化便帶來(lái)了顯著的改進(jìn)和好處。

  與 DDR4 相比，DDR5 是怎樣提高性能的?

  數(shù)據(jù)突發(fā)長(zhǎng)度增加到16

  由于 DRAM 的內(nèi)核時(shí)序并沒(méi)有提高，DDR5 需要 16(BL16) 的數(shù)據(jù)突發(fā)長(zhǎng)度，以充分利用增加的數(shù)據(jù)速率。由于更大的陣列訪問(wèn)解除了同一內(nèi)存塊內(nèi)對(duì) I/O 陣列時(shí)序的約束，因此，BL16 提高了數(shù)據(jù)和命令總線的效率。突發(fā)長(zhǎng)度增加到 16 還有助于實(shí)現(xiàn)新的 DIMM 架構(gòu)，產(chǎn)生了兩個(gè)完全獨(dú)立的 40bit 通道。這一結(jié)果提高了并發(fā)能力，基本上使系統(tǒng)中可用內(nèi)存通道增加了一倍。

  增加內(nèi)存塊和內(nèi)存塊組

  DDR5 使內(nèi)存塊組的數(shù)量增加了一倍，而每個(gè)內(nèi)存塊組中內(nèi)存塊的數(shù)量保持不變。增加內(nèi)存塊組是關(guān)鍵，因?yàn)榕c訪問(wèn)同一內(nèi)存塊組內(nèi)的內(nèi)存塊相比，訪問(wèn)不同內(nèi)存塊組的內(nèi)存塊要求時(shí)間延遲更短。同一內(nèi)存塊組中的內(nèi)存塊共享本地 I/O 路由、檢測(cè)放大器和陣列內(nèi)存塊，這會(huì)帶來(lái)更長(zhǎng)的時(shí)序約束。將整個(gè)內(nèi)存塊的總數(shù)增加一倍也是關(guān)鍵，因?yàn)?，通過(guò)允許在任何給定時(shí)間打開(kāi)更多頁(yè)面來(lái)提高整個(gè)系統(tǒng)的效率，增加了高頁(yè)面命中率的統(tǒng)計(jì)概率。

  改進(jìn)的刷新方案

  DDR5 帶來(lái)了一種名為“同一內(nèi)存塊刷新( SAME-BANK Refresh )”的新特性。這一命令允許對(duì)每一內(nèi)存塊組的一個(gè)內(nèi)存塊進(jìn)行刷新，而所有其他內(nèi)存塊保持打開(kāi)狀態(tài)，以繼續(xù)正常操作。如果我們使用上面提到的特性，并模擬一個(gè) 64B 隨機(jī)訪問(wèn)工作負(fù)載，那么與 DDR4 相比，我們可以看到性能有了顯著的提升。在這個(gè)場(chǎng)景中，我們假設(shè)有 8 個(gè)通道，每個(gè)通道有一個(gè) DIMM(DPC)。即使將單列 DDR5 模組與 DDR4 雙列模組以 3200MT/s 的速度進(jìn)行比較，我們也可以看到性能提升了 1.28 倍!這是數(shù)據(jù)速率的逐個(gè)比較，但在 4800MT/s 的入門(mén)級(jí)數(shù)據(jù)速率下，我們看到性能提升了高達(dá) 1.87 倍!

  與 DDR4 相比，DDR5 怎樣提高了可靠性和可擴(kuò)展性?

  優(yōu)化的 DRAM 內(nèi)核時(shí)序

  內(nèi)存架構(gòu)每年都在擴(kuò)展，以實(shí)現(xiàn)更好的單片器件，每一晶片上能夠產(chǎn)出更多的管芯。然而，這種擴(kuò)展使得面積和特征尺寸也隨之變小，這些缺點(diǎn)必須加以解決。一些例子包括但不限于 DRAM 單元電容持續(xù)下降、高開(kāi)關(guān)比(Ion/Ioff)訪問(wèn)器件越來(lái)越小，以及為提高陣列效率而使用更長(zhǎng)的 bit 線，等等。為了解決這些問(wèn)題，DDR5 優(yōu)化了 tRCD、tWR 和 tRP 等內(nèi)核時(shí)序，以實(shí)現(xiàn)可靠的擴(kuò)展。這些時(shí)序?qū)τ诖_保有足夠的時(shí)間在 DRAM 單元中寫(xiě)入、存儲(chǔ)和檢測(cè)電荷至關(guān)重要。

   管芯糾錯(cuò)碼

  寫(xiě)入、存儲(chǔ)和檢測(cè)電荷變得更具挑戰(zhàn)性，因此，除了優(yōu)化內(nèi)核時(shí)序，還采用了管芯糾錯(cuò)碼( ECC )來(lái)進(jìn)一步提高數(shù)據(jù)完整性。管芯 ECC 這種方法在 DDR5 器件輸出數(shù)據(jù)之前，在 READ 命令期間執(zhí)行校正，從而減少了系統(tǒng)糾錯(cuò)工作量。此外，DDR5引入了錯(cuò)誤檢查和清理特性，如果出現(xiàn)錯(cuò)誤，DRAM器件將讀取內(nèi)部數(shù)據(jù)并寫(xiě)回校正后的數(shù)據(jù)。

  想了解更詳細(xì)的 DDR5 信息嗎?

  DDR5 在性能、可擴(kuò)展性和可靠性等方面的改進(jìn)不僅僅局限于這些特性，這些都是非常重要的特性，在未來(lái)的服務(wù)器和數(shù)據(jù)中心部署后將帶來(lái)很大的好處。這些示例只體現(xiàn)了這些特性的一小部分，所有特性都有助于滿足下一代系統(tǒng)的嚴(yán)格要求，并降低總體擁有成本。