h1_key

模擬開(kāi)關(guān)芯片是一種利用JFET或MOS的特性來(lái)控制信號(hào)通路的開(kāi)關(guān)，主要用于完成信號(hào)鏈接連接或斷開(kāi)的轉(zhuǎn)換功能。由于其功耗低、速度快、無(wú)機(jī)械接觸、體積小、使用壽命長(zhǎng)，廣泛應(yīng)用于各種自動(dòng)控制系統(tǒng)和電子數(shù)碼產(chǎn)品中。

傳統(tǒng)CMOS工藝模擬開(kāi)關(guān)的結(jié)構(gòu)如圖1所示。將NMOS與PMOS并聯(lián)，使信號(hào)在兩個(gè)方向上平穩(wěn)通過(guò)。門(mén)極用于控制開(kāi)關(guān)的導(dǎo)通和截至。當(dāng)Vgs為正時(shí)，NMOS導(dǎo)通，當(dāng)Vgs為負(fù)時(shí)，PMOS則相反。

由于PMOS和NMOS的差異，它們組成的開(kāi)關(guān)具有如圖所示的特點(diǎn)。NMOS和PMOS之間的信號(hào)電流量取決于輸入和輸出電壓比。由于開(kāi)關(guān)不會(huì)選擇電流流向，因此輸入端和輸出端之間沒(méi)有區(qū)別。  兩個(gè)MOSFET由內(nèi)部反相與同相邏輯控制下導(dǎo)通或斷開(kāi)。CMOS開(kāi)關(guān)的好處是軌到軌的動(dòng)態(tài)范圍，雙向操作，在輸入電壓變化時(shí)，導(dǎo)通電阻保持不變。

圖1 典型模擬開(kāi)關(guān)內(nèi)部結(jié)構(gòu)圖

  靜態(tài)參數(shù)(導(dǎo)通電阻，漏電流，邏輯控制觸發(fā)電平)：①導(dǎo)通電阻RON，不同通道導(dǎo)通電阻的差異?RON，導(dǎo)通電阻的平坦度RFLAT(ON)導(dǎo)通電阻會(huì)導(dǎo)致信號(hào)有損失，尤其是當(dāng)開(kāi)關(guān)串聯(lián)的負(fù)載為低阻抗時(shí)損失更大。應(yīng)用中應(yīng)根據(jù)實(shí)際情況選擇導(dǎo)通電阻合適的開(kāi)關(guān)。特別需要注意，導(dǎo)通電阻的阻值與電源供電電壓有直接關(guān)系，通常電源電壓越大，導(dǎo)通電阻就越小。

圖2 CMOS型模擬開(kāi)關(guān)導(dǎo)通電阻特性曲線(xiàn)

  NMOS管在信號(hào)比較低時(shí)的導(dǎo)通電阻較小，而PMOS管則在輸入信號(hào)較高時(shí)的導(dǎo)通電阻較小，兩個(gè)電阻并聯(lián)后，則在整個(gè)信號(hào)的有效范圍內(nèi)都比較低。

  ②漏電流Leakage Current ：一個(gè)理想狀態(tài)的開(kāi)關(guān)要求導(dǎo)通狀態(tài)下的電阻為零，斷開(kāi)狀態(tài)下導(dǎo)通電阻趨于無(wú)限大，漏電流為零;而實(shí)際上開(kāi)關(guān)斷開(kāi)時(shí)為高阻狀態(tài)，漏電流不為零，常規(guī)的CMOS漏電流約1nA左右。開(kāi)關(guān)斷開(kāi)時(shí)，漏電流會(huì)流入負(fù)載，從而引起額外的誤差。如果信號(hào)源內(nèi)阻很高，傳輸信號(hào)為直流量，就特別需要考慮模擬開(kāi)關(guān)的漏電流，一般希望漏電流越小越好。

  需要注意，如果通過(guò)模擬開(kāi)關(guān)前端電路的阻抗大則漏電流的影響不容忽略，如果前端電路阻抗較小，則導(dǎo)通電阻的影響就會(huì)更大些。

圖3 開(kāi)關(guān)導(dǎo)通狀態(tài)下的等效電路

圖4 開(kāi)關(guān)斷開(kāi)狀態(tài)下的等效電路(VOUT = ILKG × RL)

  ③邏輯控制觸發(fā)電平VIH,VIL：VIH:可以被模擬開(kāi)關(guān)識(shí)別成邏輯高電平的最小電平值VIL:可以被模擬開(kāi)關(guān)識(shí)別成邏輯低電平的最大電壓值。

  動(dòng)態(tài)參數(shù)(導(dǎo)通\斷開(kāi)時(shí)間，傳輸延遲，電荷注入，管腳電容，最大數(shù)據(jù)速率，隔離度等)

  ①Ton/Toff:開(kāi)關(guān)接收到數(shù)字控制管腳的導(dǎo)通或斷開(kāi)信號(hào)后，輸出真正反映輸入信號(hào)導(dǎo)通或斷開(kāi)所需要的時(shí)間。

圖5 Turn on&Turn off 時(shí)間

  ②T-break-before-make:這個(gè)指標(biāo)大部分針對(duì)單刀多擲的模擬開(kāi)關(guān)而言的，比如對(duì)于一個(gè)1:2的模擬開(kāi)關(guān)(SPDT)，它的定義是從斷開(kāi)一個(gè)開(kāi)關(guān)到打開(kāi)另一個(gè)開(kāi)關(guān)的時(shí)間。

圖6 Break-Before-Make時(shí)間

  ③T-make-before-break：與上面的參數(shù)類(lèi)似，從打開(kāi)開(kāi)關(guān)到斷開(kāi)另外一個(gè)開(kāi)關(guān)的時(shí)間。

  ④切換時(shí)間：T transition time：從一個(gè)輸入通道切換到另一個(gè)輸入通道后，輸出需要的切換時(shí)間。

  ⑤T enable/disable time：輸入通道在使能和禁止時(shí)，所需要的的時(shí)間。

  ⑥Propagation delay:信號(hào)出現(xiàn)在輸入通道后，出現(xiàn)在輸出通道的時(shí)間差。

  ⑦電荷注入：用于衡量模擬開(kāi)關(guān)在進(jìn)行開(kāi)和斷操作時(shí)由于電荷的放電，導(dǎo)致出現(xiàn)在開(kāi)關(guān)輸出的毛刺電壓。原理是開(kāi)關(guān)導(dǎo)通時(shí)，對(duì)電容進(jìn)行充電斷開(kāi)時(shí)，儲(chǔ)存的電荷進(jìn)行放電。對(duì)源端的放電不會(huì)引入誤差，而對(duì)負(fù)載端的放電則會(huì)引入誤差。顯而易見(jiàn)，電荷注入會(huì)帶來(lái)增益誤差和直流失調(diào)誤差。

  ⑧管腳寄生電容Cs(on),Cd(on),Cs(off),Cd(off),C in Cs(on) 導(dǎo)通時(shí)輸入電容Cd(on) 導(dǎo)通時(shí)輸出電容;Cs(off) 斷開(kāi)時(shí)的輸入電容;Cd(off) 斷開(kāi)時(shí)的輸出電容;C in 數(shù)字控制引腳上的寄生電容。

  ⑨-3dB帶寬 -3dB Bandwidth：開(kāi)關(guān)導(dǎo)通時(shí)，增益衰減3dB的時(shí)候，可導(dǎo)通信號(hào)的頻率被定義為帶寬。

  ⑩隔離度Off Isolation：當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，理想狀態(tài)下，輸出不應(yīng)出現(xiàn)輸入信號(hào)，實(shí)際上在輸出會(huì)有與輸入信號(hào)頻率一樣的信號(hào)，這是由于輸入輸出間的寄生電容引起的。隔離度參數(shù)越大越好，表示輸出端耦合過(guò)去的信號(hào)越小。

  ?串?dāng)_Crosstalk：對(duì)于2:1的復(fù)用器，當(dāng)其中通道1導(dǎo)通時(shí)，通道2上會(huì)耦合出通道1的信號(hào)，Crosstalk用于衡量耦合信號(hào)的大小，參數(shù)值越大，表示耦合過(guò)去的信號(hào)幅值越小。

  ?總諧波失真 Total Harmonic Distort：一些音頻的信號(hào)處理對(duì)THD要求嚴(yán)格，THD定義為，信號(hào)功率與諧波及噪聲的dB比值。測(cè)試時(shí)給開(kāi)關(guān)輸入一個(gè)正弦波，開(kāi)關(guān)的輸出會(huì)包含基波以及各次諧波，要注意的是導(dǎo)通電阻的平坦度也會(huì)影響THD的指標(biāo)。