h1_key

  NAND閃存芯片由KIOXIA于1987年發(fā)明，從根本上改變了生活方式。盡管這項(xiàng)重要技術(shù)無處不在，但它仍然經(jīng)常被誤解。這從溫度范圍到密度再到功率，NAND閃存的設(shè)計(jì)考慮因素多種多樣。適用于下一代存儲(chǔ)應(yīng)用的基于閃存的產(chǎn)品的深度和廣度是驚人的，設(shè)計(jì)工程師也有疑問。

  1. QLC閃存將取代TLC閃存，后者已經(jīng)取代了MLC閃存，同時(shí)也取代了SLC閃存。

  隨著固態(tài)磁盤(SSD)容量變得更大、更便宜，QLC 閃存在存儲(chǔ)行業(yè)中變得越來越明顯。雖然QLC閃存是最經(jīng)濟(jì)的，但TLC 提供更好的性能和可靠性，以涵蓋各種主流存儲(chǔ)應(yīng)用。QLC和TLC將繼續(xù)共存，因?yàn)樗鼈兌挤浅＿m合特定的應(yīng)用。

  例如，QLC 更適合讀取密集型應(yīng)用程序，而 TLC 更適合性能更高的混合工作負(fù)載和寫入密集型應(yīng)用程序。只要 QLC和TLC性能和可靠性之間存在差異，QLC就不太可能完全取代TLC。

  2.雖然越來越密集，更便宜，但3D閃存并沒有變得更快。

  一代又一代的3D閃存在密度和性能方面不斷提高，同時(shí)成本降低。正在實(shí)施新的設(shè)計(jì)策略和功能以提高性能。例如，增加平面數(shù)和新功能(如虛擬多 LUN (VML) 讀取)(其中每個(gè)平面都可以隨時(shí)獨(dú)立讀取)會(huì)增加隨機(jī)讀取 IOPS。此外，新的標(biāo)準(zhǔn)規(guī)范(如切換 DDR5)將 NAND 接口速度推高至 2.4 Gb/s。

  3.數(shù)據(jù)將始終存在于硬盤上，因?yàn)樗鼈兊拿勘忍爻杀咀畹汀?/span>

  通常，從長(zhǎng)遠(yuǎn)來看，提供最低成本的技術(shù)會(huì)獲勝。硬盤驅(qū)動(dòng)器繼續(xù)提供最低的每存儲(chǔ)位成本，但由于數(shù)據(jù)檢索時(shí)間，固態(tài)存儲(chǔ)正在縮小差距。

  由于密度增加，每比特成本和每容量性能的降低，SSD的市場(chǎng)份額將穩(wěn)步增長(zhǎng)。這是一個(gè)重要的指標(biāo)，因?yàn)殡S著驅(qū)動(dòng)器容量的增長(zhǎng)，但讀取和寫入性能無法擴(kuò)展，每 GB 的總 IOPS 會(huì)變差，并且每個(gè)驅(qū)動(dòng)器的總用戶數(shù)會(huì)成為瓶頸。

  4. 串行接口正在各個(gè)設(shè)計(jì)層面上取代并行接口。

  對(duì)于I/O接口來說，這絕對(duì)是 一個(gè)長(zhǎng)期趨勢(shì)：PATA到SATA，PCI到PCIe，eMMC(嵌入式多媒體卡)到UFS(通用閃存存儲(chǔ))。但對(duì)于原始內(nèi)存接口來說，它更像是一個(gè)混合包。

  雖然并行NOR閃存確實(shí)已經(jīng)大部分被串行NOR閃存所取代，但DRAM和NAND閃存仍保持了其多位寬總線。在可預(yù)見的未來，在商用芯片上實(shí)現(xiàn)超高速I/O電路的延遲和成本很可能會(huì)阻止在DRAM或NAND上采用高速串行電路。

  5. 托管 NAND(eMMC、UFS、PCIe SSD)始終是比原始 NAND 更好的解決方案。

  帶有控制器(托管NAND)的NAND閃存仍然是最容易使用的固態(tài)存儲(chǔ)設(shè)備，因?yàn)樗且粋€(gè)完整的非易失性存儲(chǔ)系統(tǒng)。使用原始 NAND 閃存需要由主機(jī)處理器或控制器芯片進(jìn)行管理：邏輯到物理塊轉(zhuǎn)換、壞塊管理和糾錯(cuò)。因此，托管 NAND 將更易于使用，因?yàn)樗鼘⒆约撼尸F(xiàn)為系統(tǒng)的理想塊存儲(chǔ)設(shè)備。

  但是，原始NAND將占有一席之地。例如，從托管的NAND設(shè)備構(gòu)建SSD或閃存陣列是沒有意義的，因?yàn)榧?jí)聯(lián)控制器的延遲增加，成本增加，性能降低。

  托管 NAND 最好用作黑盒存儲(chǔ)子系統(tǒng)。但是，有時(shí)出于性能或成本原因，您需要靈活地實(shí)現(xiàn)自己的存儲(chǔ)子系統(tǒng)，在這種情況下，將原始 NAND 內(nèi)存與您自己的體系結(jié)構(gòu)和固件結(jié)合使用是唯一的出路。

  6. SD和microSD卡將在短短兩年內(nèi)失去作為可移動(dòng)存儲(chǔ)外形的主導(dǎo)地位。

  SD卡(以及microSD)長(zhǎng)期以來一直是世界上使用最廣泛的存儲(chǔ)器外形 。最近，高分辨率錄制和需要更高帶寬的5G移動(dòng)應(yīng)用程序的需求已經(jīng)浮出水面，并且正在開發(fā)支持PCIe和NVMe的新外形尺寸。這些新的外形尺寸，如KIOXIA的XFMEXPRESS，現(xiàn)在已接近標(biāo)準(zhǔn)化，這意味著比傳統(tǒng)SD接口更快的性能近在咫尺。

  話雖如此， SD / microSD卡不會(huì)很快消失。沒有其他外形尺寸更容易被接受或如此小巧。

  7. 在內(nèi)存內(nèi)部執(zhí)行的 ECC 比主機(jī)控制器處理的 ECC 更有效。

  糾錯(cuò)碼(ECC)是一種前向糾錯(cuò)形式，其中計(jì)算校驗(yàn)位并將其添加到用戶希望存儲(chǔ)的數(shù)據(jù)中。然后，將用戶數(shù)據(jù)和ECC存儲(chǔ)在存儲(chǔ) 介質(zhì)上; 在這種情況下，使用NAND閃存芯片。發(fā)生的錯(cuò)誤位在讀出時(shí)被檢測(cè)到，并且可以根據(jù)ECC的強(qiáng)度和錯(cuò)誤位的數(shù)量進(jìn)行校正。但是，所有這些都需要處理能力 —— 首先在存儲(chǔ)之前計(jì)算檢查位，其次在讀出時(shí)糾正錯(cuò)誤位。

  但是，ECC應(yīng)該在哪里進(jìn)行呢?在內(nèi)存芯片上，還是在控制器芯片上?答案是：視情況而定。如果需要的NAND芯片數(shù)量為1，那么在NAND芯片本身上安裝ECC電路就很方便，因?yàn)樗筃AND看起來沒有錯(cuò)誤。

  當(dāng)連接到為智能設(shè)備和物聯(lián)網(wǎng)設(shè)備供電的小型微控制器時(shí)，這非常有用，因?yàn)槠渲性S多處理器缺乏ECC引擎的硬件，并且在軟件中執(zhí)行ECC相對(duì)緩慢且效率低下。此外，具有內(nèi)置 ECC 的 NAND 支持將較新的 NAND 光刻技術(shù)與較舊的處理器配合使用，這些處理器不支持更新、更小的 NAND 幾何體的更高 ECC 要求。

  另一方面，如果應(yīng)用所需的NAND芯片總數(shù)較高，則不給每個(gè)NAND芯片增加ECC電路的開銷，而只是將ECC引擎放在控制器中，這在經(jīng)濟(jì)上是有意義的。更高的處理速度通常是可能的，因?yàn)榭刂破鲗⑹褂眠壿嬤M(jìn)程而不是內(nèi)存進(jìn)程進(jìn)行設(shè)計(jì)。在SSD中，如果一個(gè)控制器連接到許多 NAND 芯片，如果控制器中有一個(gè)ECC引擎，則整體設(shè)計(jì)將更便宜。

  8. UFS并不比eMMC快多少。

  雖然由于某些瓶頸，eMMC和UFS確實(shí)難以以最大接口速度運(yùn)行，但實(shí)際性能差異很大。UFS Ver3.1 的最大接口速度為 2320 MB/s，約為 eMMC Ver5.1(400 MB/s)的六倍。盡管eMMC和UFS部件的實(shí)際性能低于此水平，但仍存在很大差異。

  例如，我們可能會(huì)看到eMMC的順序讀取速度約為325 MB / s，而UFS的順序讀取速度超過2000 MB/s。此外，順序?qū)懭牒碗S機(jī)讀寫的性能也存在很大差異。

  9. 最佳設(shè)計(jì)導(dǎo)入選項(xiàng)始終是最新版本的 UFS 而不是 eMMC。

  雖然 UFS v3.1 確實(shí)為 eMMC/UFS 提供了最佳性能，但有許多因素需要考慮，這些因素可能無法使其成為可行的選擇。所需的內(nèi)存密度可能是一個(gè)重要因素。為了利用UFS更快的接口， 器件內(nèi)需要多個(gè)芯片進(jìn)行交錯(cuò)。因此，對(duì)于密度小于 32 GB，通常不支持 UFS。這意味著我們可以期待只需要4，8或16 GB的應(yīng)用程序繼續(xù)使用eMMC。

  這在以一定密度支持的UFS版本中也發(fā)揮了作用。在 v2.1 中，通常繼續(xù)支持 32 GB 和 64 GB UFS。這是因?yàn)楫?dāng)v3.0/3.1接口出現(xiàn)時(shí)，可用的最小3D 芯片 密度太大，無法在這些密度下進(jìn)行多個(gè)芯片交錯(cuò)，以利用更快的接口。事實(shí)上，如果使用較新的3D代芯片來構(gòu)建32或64 GB UFS設(shè)備，這將導(dǎo)致性能下降，因?yàn)樾枰诲e(cuò)的芯片更少。

  隨著每一代3D閃光芯片的層數(shù)增加，該代的最小芯片密度也隨之增加。SoC支持什么接口是另一個(gè)因素。

  10. eMMC/UFS 耐久性可以以寫入的 TB 數(shù) (TBW) 為單位進(jìn)行指定。

  TBW 是閃存設(shè)備在其生存期內(nèi)可以可靠地寫入閃存設(shè)備的 TB 總數(shù)。這是 SSD 的流行耐久性規(guī)范，一些實(shí)體也開始指定或請(qǐng)求 TBW 作為 eMMC 和 UFS 的耐久性功能。

  但是，不能準(zhǔn)確地依靠 TBW 作為規(guī)范來了解 實(shí)際能夠?qū)懭朐O(shè)備多少 TB。這是因?yàn)榇艘?guī)范忽略了寫入放大，這會(huì)降低寫入次數(shù)。寫入放大因主機(jī)處理器的訪問模式而異。

  設(shè)計(jì)人員應(yīng)與閃存供應(yīng)商合作，了解其應(yīng)用程序用例的訪問模式如何影響閃存設(shè)備的真正耐久性，以及如何潛在地優(yōu)化閃存設(shè)備的訪問模式以延長(zhǎng)其使用壽命。

  11. 由于eMMC和UFS是JEDEC標(biāo)準(zhǔn)，因此不同供應(yīng)商的部件之間的性能和可靠性大致相同。

  雖然托管閃存(eMMC/UFS)將負(fù)責(zé)基本任務(wù)，但實(shí)際實(shí)施可能因供應(yīng)商而異。例如，需要優(yōu)化執(zhí)行垃圾回收的頻率和算法，因?yàn)槊總€(gè)操作都會(huì)暫時(shí)降低性能并增加寫入放大。如何執(zhí)行磨損均衡，例如，當(dāng)設(shè)備在本機(jī)模式和增強(qiáng)模式之間分區(qū)時(shí)，是影響設(shè)備壽命的另一個(gè)因素。

  在性能和可靠性方面通常存在重要差異，在比較不同供應(yīng)商的eMMC和UFS設(shè)備時(shí)需要考慮權(quán)衡。通常，在內(nèi)部開發(fā)自己的eMMC或UFS控制器的供應(yīng)商會(huì)獲得更好的結(jié)果，因?yàn)樗麄兡軌騼?yōu)化控制器以使用最新一代的閃存。