h1_key

  在上期長電科技多芯片堆疊封裝技術(shù)(上)中，對(duì)長電科技了解了多芯片堆疊封裝技術(shù)的優(yōu)勢，以及芯片減薄、切割等多芯片堆疊封裝的關(guān)鍵工藝。本期繼續(xù)向您介紹芯片貼合等關(guān)鍵工藝，以及多芯片堆疊工藝的控制等內(nèi)容。

  多芯片堆疊封裝關(guān)鍵工藝之芯片貼合

  芯片位置精度

  由于多芯片堆疊的緣故，芯片貼合位置與芯片和芯片間的距離控制成為了工藝要點(diǎn)和難點(diǎn)。高精度貼合機(jī)臺(tái)的引入，使得階梯狀一次性多芯片貼合精度可以保證在(+/-15um)，可以有效地降低工藝良率損失，以實(shí)現(xiàn)可量產(chǎn)的多芯片堆疊技術(shù)(如圖5)。

  圖5 多芯片堆疊中的芯片貼合位置

  超薄芯片拾取

  超薄芯片拾?。菏芟抻谛酒穸?，采用傳統(tǒng)的頂針從芯片載膜(DAF)上剝離芯片，應(yīng)力集中在只有1.5mil(38um)的芯片上，幾乎成為了不可能完成的任務(wù)。因此，針對(duì)超薄芯片的拾取，專門的治具被開發(fā)出來。主要的功能是通過多步平臺(tái)凸起將芯片從芯片載膜(DAF)上剝離。相比傳統(tǒng)頂針，它將應(yīng)力從點(diǎn)分散到面，從一步頂換改為多步頂。有效改善了超薄芯片的芯片隱裂問題。

  多芯片堆疊工藝的管控

  1，翹曲(Warpage)問題改善

  晶圓經(jīng)研磨后厚度要求越來越薄，形變會(huì)導(dǎo)致晶圓無法繼續(xù)后工序的作業(yè)，使得加工后的晶圓翹曲控制成為難題。通過SDBG和DBG，同時(shí)使用拋光工藝，釋放晶圓表面應(yīng)力，改善晶圓翹曲的情況。

  2，異物、顆粒物的影響

  盡管目前的無塵車間級(jí)別已經(jīng)達(dá)到1k級(jí)(微塵數(shù)量被嚴(yán)格控制在每立方米1,000個(gè)以內(nèi))，封裝車間中的異物、顆粒物對(duì)于超薄芯片來說，在每個(gè)工序中都是很大的威脅。如下圖6，異物或顆粒落在芯片上，受到外力擠壓的情況下，就會(huì)導(dǎo)致芯片隱裂。

  圖6 異物、顆粒物帶來的問題

  因此，在關(guān)鍵工序(芯片相關(guān))，增加了負(fù)壓設(shè)備HEPA環(huán)境，從而避免異物或顆粒落在芯片表面。針對(duì)機(jī)臺(tái)加蓋，起到了雙重防護(hù)的作用。另外在芯片存放和運(yùn)送中，使用指定料盒、推車和干燥柜。對(duì)指定料盒、推車和干燥柜加強(qiáng)定期清洗頻率均可減少異物、顆粒物的影響。