h1_key

  隨著人們對數(shù)據(jù)中心容量需求的增加，企業(yè)正在尋找最有效的空間利用方法。數(shù)據(jù)中心開發(fā)人員不得不重新考慮如何設計和構建服務器，以應對人們不斷增長的計算、網(wǎng)絡和存儲容量需求的相關挑戰(zhàn)。新設計趨向使用尺寸更小、功能更強的新組件。

  在下一代數(shù)據(jù)中心中，一方面存在電力和物理空間緊缺問題，另一方面，為了滿足未來互聯(lián)網(wǎng)的容量需求，還必須增加計算、網(wǎng)絡和存儲容量。為了解決該矛盾，工程師們必須在服務器設計中采用下一代高密度組件。這些組件不僅要布局緊湊，而且為了確保信號完整性還必須高度可靠和堅固耐用。

  高速信息傳輸方面的挑戰(zhàn)

  在為未來數(shù)據(jù)中心設計尺寸更小、更堅固的連接器和布線組件方面，存在一些工程設計挑戰(zhàn)，其中就包括設計高速信號路徑。這些與信號完整性(SI)相關的挑戰(zhàn)很多，并以各種方式對數(shù)據(jù)速率的提升和數(shù)據(jù)的可靠傳輸產生重大影響。在信號完整性和整體電路布局方面，工程師必須考慮一些更關鍵的因素，包括：

  串擾

  串擾是指能量從一條信號路徑轉移到另一條信號路徑的無用能量傳輸，它會導致信號失真并降低系統(tǒng)的整體性能。

  噪音

  噪聲是任何可能干擾數(shù)據(jù)傳輸?shù)耐鈦硇盘枴Ｋ梢杂筛鞣N來源引入，包括外部來源(如電磁干擾(EMI)等)和內部來源(如開關噪聲等)。

  信號損失

  信號損失是指信號在通過傳輸介質時的性能下降。導致這種損耗的包括阻抗不匹配和傳輸線效應。

  阻抗不匹配

  阻抗不匹配是指信號路徑中兩點之間的阻抗差。阻抗不匹配會導致信號反射并降低系統(tǒng)的整體性能。從歷史上看，相互插接的連接器組件若阻抗不匹配，則往往比PCB本身更容易形成更高頻率的信號反射源。

  傳輸線效應

  傳輸線效應是指信號如何通過傳輸介質傳播。高速信號的傳輸可能會受到趨膚效應、介電損耗和相位延遲等因素的干擾。這些影響會導致信號失真，并降低系統(tǒng)在延遲方面的整體性能。

  配電

  高速信號需要穩(wěn)定的電源才能正常工作。工程師必須設計能夠為高速信號提供穩(wěn)定電力而不會引入噪聲或其它中斷的配電系統(tǒng)。

  熱管理

  高速信號會產生大量熱量，這對管理來說是個挑戰(zhàn)。工程師必須設計能夠有效散熱的系統(tǒng)，以防止元器件過熱并確保系統(tǒng)的長期可靠性。

  精心設計和制造的連接器和接線組件，對于最大限度地減少負面因素的出現(xiàn)至關重要。但是，在選擇正確的連接器和接線組件時，還必須考慮其它變量。工程師在布線組件方面首先考慮以上必要事宜是有幫助的。

  差分線對與單端信號

  在差分信號中，兩個信號線(一對)通過一個通道同時傳輸，一個信號攜帶數(shù)據(jù)，另一個信號攜帶數(shù)據(jù)的逆向信號，也叫補碼。接收器比較兩個信號以提取原始數(shù)據(jù)。差分信號比單端信號更能抵抗噪聲和干擾，因為噪聲或干擾對兩個信號的影響相同，接收器可以將兩個信號相抵以消除噪聲。

  在單端信號中，只有一個信號線攜帶數(shù)據(jù)，信道的另一端是一個公共接地或參考電位。單端信號比差分信號更直接和更常見，但它更容易受到噪聲和干擾的影響，因為無互補信號的保護。

  差分和單端信號都可用于各種應用場合，包括數(shù)字和模擬電路以及各種信號頻率和傳輸距離的場合。兩者之間的選擇取決于系統(tǒng)的具體要求和限制條件，例如對噪聲和干擾的敏感性、硬件的復雜性和成本，以及所需的信號質量和速度。為了在整體設計中實現(xiàn)高性能，電氣方面的考慮只是其中一部分考慮。系統(tǒng)組件還應符合普遍采用的質量規(guī)約。PCI Express(PCIe)是滿足此要求的絕佳選擇。

  下一代PCIe

  PCIe(Peripheral Component Interconnect Express的縮寫)是一種高速計算機擴展總線標準，它將計算機連接到一個或多個外圍設備。英特爾在2004年開發(fā)了PCIe，以替代舊的PCI(外圍組件互連)和AGP(加速圖形端口)標準。

  PCIe的主要優(yōu)勢之一是其數(shù)據(jù)傳輸速率比舊的PCI和AGP標準高得多。這使其適用于高帶寬設備，如顯卡和固態(tài)驅動器。除了數(shù)據(jù)傳輸速率高外，PCIe還支持熱插拔，允許在不關閉系統(tǒng)的情況下向系統(tǒng)添加或刪除設備。這對于服務器來說特別有用，因為服務器需要能夠在設備仍在運行時添加和刪除設備。

  2019年，PCIe的第5代標準發(fā)布。第5代PCIe的一些主要功能包括：

  數(shù)據(jù)傳輸速率高達32GT/s(每秒傳輸千兆比特數(shù)據(jù))，大約是PCIe Gen 4數(shù)據(jù)傳輸速率的兩倍，是PCIe Gen 3數(shù)據(jù)傳輸速率的4倍;

  改進了信號完整性和抗干擾性，這要歸功于許多設計革新，包括使用低損耗材料、改進型均衡技術和增強的信噪比;

  采用了多項電源管理增強功能，提高了電源效率，包括采用低功耗狀態(tài)和更高效的信號編碼方案;

  增強了互操作性，這得益于他們改進了與前幾代PCIe標準的向后兼容性。

  PCIe Gen 5預計將被廣泛應用，包括應用于高性能計算、數(shù)據(jù)中心、網(wǎng)絡、存儲和消費電子產品。此外，它在數(shù)據(jù)傳輸速率高和延遲低的關鍵應用場合中具有優(yōu)勢，例如在高速存儲系統(tǒng)和實時數(shù)據(jù)處理應用場合中。第5代規(guī)范還對信號速度(32Gbps NRZ(不歸零制))和引腳數(shù)量提出了嚴格的要求。

  Molex莫仕走在了該領域的前列，并隨時準備通過其NearStack技術來幫助工程師應對在設計下一代網(wǎng)絡和存儲設備的挑戰(zhàn)。通過將工程和制造專業(yè)技術與PCIe Gen 5規(guī)范的優(yōu)勢相結合，Molex莫仕將性能強大且堅固耐用的連接器和電纜組件推向市場。這些組件旨在滿足未來數(shù)據(jù)中心的計算、聯(lián)網(wǎng)和存儲需求。

  NearStack:通過科技創(chuàng)新應對業(yè)務挑戰(zhàn)

  Molex莫仕的NearStack PCIe連接器(以下簡稱為NS PCIe)系統(tǒng)產品和電纜跳線組件是一系列高密度結構的互連產品，旨在滿足當今數(shù)據(jù)中心不斷增長的需求。

  NS PCIe專注于快速可靠地將數(shù)據(jù)從A點移動到B點，同時管理好成本、減少插入損耗和信號延遲并提高信號完整性。它由連接器和電纜組件組成，兩者都針對高速數(shù)據(jù)環(huán)境進行了優(yōu)化。連接器和電纜組件具有72個引腳，電纜組件提供各種配置。NS PCIe電纜使用有阻抗控制功能的差分線對(雙同軸)，類似于同軸電纜，但有兩根導體。電纜組件旨在提供低信號損耗和最小串擾，確保高速可靠的數(shù)據(jù)傳輸。

  NS PCIe連接方案的主要優(yōu)點之一是其高密度設計。連接器和電纜組件設計得盡可能小而緊湊，因此在給定的PCB區(qū)域放置更多的連接器。此外，NS PCIe具有較低的插配高度。這使得它非常適合在服務器主板環(huán)境等擁擠的PCB環(huán)境中使用，在這些環(huán)境中空間非常寶貴。除了連接服務器組件，NS PCIe連接方案還可以用于連接存儲設備硬件、高性能計算硬件和加速器硬件(超詳細圖形、機器學習等)。

  NS PCIe連接方案還有其它幾項優(yōu)點：

  1，該方案靈活且可擴展到下一代應用中，這使其易于適應不斷變化的業(yè)務需求。

  2，NS PCIe方案易于安裝，且需要的維護量極少，對于希望降低It成本的企業(yè)來說很有吸引力。

3，該方案可靠性高，故障率低，使用壽命長，是關鍵任務應用場合的絕佳選擇。

  如前所述，阻抗不匹配導致的信號損失是工程師在設計高速信號路徑時面臨的挑戰(zhàn)之一。為了解決這個問題，NS PCIe提供了一個解決方案。當使用互操作性卡片機電(CEM)插槽時，PCIe Gen 5規(guī)范要求PCB路由的阻抗為85歐姆。為此，NS PCIe使用的電纜組件和連接器提供了85歐姆阻抗，目的是減少信號路徑上的回波損耗。

  除了用于連接數(shù)據(jù)中心相關的網(wǎng)絡、存儲和服務器外，NS PCIe所支持的可靠、高速數(shù)據(jù)傳輸還可用于電信等其它場合。在深入研究Molex莫仕的NearStack PCIe技術之前，最好先退后一步，研究一下在構建高速連接器和布線組件方面所面臨的挑戰(zhàn)。

  A到B點：NearStack PCIe電線結構

  為了解決差分線對和單端信號的信號完整性問題，NS PCIe電纜跳線組件利用30 AWG雙同軸線(Twinax)和34 AWG邊帶線。Twinax是一種專用于高速數(shù)據(jù)傳輸應用場合的電纜。它是由兩條平行的相互絕緣的銅線組成，外面由絕緣層包裹，在最外層有兩個接地導體。它們以高性能、低成本和易于安裝而聞名。

  NearStack PCIe電纜組件有多種長度可供選擇，以滿足不同應用場合的需求。NearStack PCIe應用中使用的雙同軸電纜組件均采用內部屏蔽，以最大限度地減少差分線對之間的串擾。雙軸電纜的主要優(yōu)點之一是它們能夠以低信號損失和最小串擾高速可靠地傳輸數(shù)據(jù)。因此非常適合用于需要高數(shù)據(jù)傳輸速率和高可靠性的高速網(wǎng)絡和存儲應用場合。

  雙軸電纜還以其柔韌性和耐用性而聞名。它們能耐受彎曲和扭曲效應的影響，可以經(jīng)受惡劣環(huán)境的嚴酷考驗。

  除電線之外的其他挑戰(zhàn)

  信號，是數(shù)據(jù)的電氣表示，信號必須從A點到達B點才能實現(xiàn)傳輸目的。這意味著信號必須穿過電纜解決方案中的電線。該路徑是通過連接器貫通的。PCB連接器本身采用立式插配。NS PCIe配接的電纜有3種出線形式：臥式(R/A)、傾斜式和立式，這是指電線離開塑殼的插配軸時的出線方式。高速信號通常需要專門的連接器件，以保持信號完整性并防止電磁信號等外部因素的干擾。歷史上，PCB被用作電線到連接器之間的連接中介。電纜組件內的該PCB被稱為“槳卡”。

  雖然槳卡有助于簡化連接器的結構，但它們可能會對整個連接器封裝構成密度限制，且在PCIe Gen 5速率下，可能會對端到端信號完整性產生負面影響。在理想情況下，連接器只會對信號傳播造成延遲，但設計不佳的連接器也會因為影響定時(抖動：兩個邏輯狀態(tài)之間的過渡定時變化，可導致數(shù)據(jù)傳輸和解釋的錯誤)和幅度(噪聲)而對信號造成負面影響。NS PCIe采用直接接觸式焊接端接，電線被直接焊接到信號觸點上，因此無需槳卡。這種專門針對NearStack電纜的直接接觸設計元素是內部電纜結構和制造的真正革命。

  從制造角度來看，若在自動化裝配中不采用槳卡，則可進行高度可重復性裝配，有助于獲得更可預測的信號完整性(SI)結果。此外，取消槳卡不僅有助于降低技術風險，而且還消除了與槳卡本身的設計和制造相關的成本和進度障礙。

  Molex莫仕的NS PCIe產品系列包括3種類型的組件：

  01. NearStack PCIe PCB插頭

  02. 帶拉片的NearStack PCIe電纜組件(可提供臥式、傾斜式和立式出線)

  03. 帶插銷的NearStack PCIe電纜組件(可提供臥式、傾斜式和立式出線)

  其它值得注意的機械特性包括：

  電纜連接器上的一體化金屬插銷與PCB連接器的金屬籠罩嚙合，在對配時形成牢固的強制鎖定。

  提供立式、彎角式和臥式出線的電纜組件。系統(tǒng)設計人員因此可以更靈活地設計電纜布線。

  借助插頭上的金屬護罩，可獲得強制鎖定接口，實現(xiàn)焊尾附接和牢固可靠的電路板抓握。

  信號引腳受到保護，可避免因角度高達6度的鏟式對配(插配時未對準)而造成故障。